# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43)Date of publication of application: 21.07.1998

(51)Int.CI.

H01L 29/78 H01L 21/8234

H01L 27/088

(21)Application number: 08-341860

(71)Applicant:

SONY CORP

(22)Date of filing:

20.12.1996


(72)Inventor:

TERAMOTO SHIGEKI

### (54) SEMICONDUCTOR DEVICE

PROBLEM TO BE SOLVED: To prevent the driving capability of a highbreakdown strength transistor, while preventing the breakdown strength from degrading.

SOLUTION: This semiconductor device comprises at least one impurity region, including a lightly-doped offset impurity region 6b (6a) and a heavily-doped impurity region 7b (7a) formed sequentially from the channel forming region 3a side, a first electrode 8 formed on the channel forming region 3a through a gate insulator 5, and a second electrode 10 formed on a first electrode 8 and an offset impurity region through an intermediate insulator 9 and connected electrically with the first electrode 8 through a contact hole 9a in the intermediate insulator 9 opening onto the first electrode 8. The second electrode 10 protects the offset impurity region and prevents lowering of initial value or operational degradation for Ids. Furthermore, salicidation is facilitated, and matching between a floating gate structure and a peripheral transistor is enhanced in a water process.



#### LEGAL STATUS

[Date of request for examination]

21.02.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

- q	rianga, ing	· ·		
			·	• \$\varphi\$
			#	
			e Service Service Service	
		·	9 (1) (1) (1) (1) (1) (1) (1) (1) (1) (1)	
	A CHARLES AND A			
			1 <del>.</del>	

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

## 特開平10-189954

(43)公開日 平成10年(1998)7月21日

(51) Int.Cl.\*

H01L 29/78

觀別配号

F I

H01L 29/78

3018

21/8234 27/088 27/08 1 0 2 B


### 審査請求 未請求 請求項の数5 OL (全 l1 頁)

(21)出願案号	<b>特顯平</b> 8-341860	(71) 出願人	000002185
(22) (出顧日	平成8年(1996)12月20日	. (72)発明者	ソニー株式会社 東京都品川区北品川6丁目7番35号 寺本 茂樹 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内
		(74)代理人	<b>介理上 佐藤 龍久</b>

### (54) 【発明の名称】 半導体装置

(57) [要約]

【課題】 高耐圧トランジスタの駆動能力および耐圧低下を防止する。



#### 【特許請求の範囲】

【請求項 1】 半導体基板内の表面側でチャネル形成領域を挟んで互いに離間する2つの不純物領域を有し、少なくとも一方の前記不純物領域が、前記チャネル形成領域側から順に、低濃度なオフセット不純物領域と高濃度な不純物領域とを隣接させて構成されている高耐圧トランジスタを有する半導体装置であって、

前記チャネル形成領域上にゲート絶縁膜を介して徒層された第1の電極と、

前記第1の電極および前記オフセット不純物領域上に中間絶縁膜を介して秩程され、第1の電極上に開口する前記中間絶縁膜の接続孔を介して当該第1の電極と電気的に接続されている第2の電極と、を有する半導体装置。

【請求項 2】 前記第2の電極に対し、少なくとも前記 オフセット不純物領域側の側壁に側壁スペーサが設けられ、

当該側壁スペーサを挟んだ第2電極の上面と前記高濃度 な不純物領域上に、それぞれ降電層が形成されている諸 求項 1 に記載の半降休装置。

【請求項 3】 前記2つの不純物領域のうち他方の不純物領域も、前記チャネル形成領域側から順に、低濃度なオフセット不純物領域と高濃度な不純物領域とを隣接させて構成され、

前記第2の電極が、前記中間絶縁膜を介して前記第1の 電極上から当該他方の不純物領域のオフセット領域上に 延在されている請求項 1に記載の半導体装置。

【請求項 4】 前記第2の電極に対し、前記他方の不純物領域を構成するオフセット不純物領域側の側壁にも側壁スペーサが設けられ、

当該側壁スペーサに隣接し前記他方の不純物領域を構成 する高速度な不純物領域上にも築電層が形成されている 請求項 3に記載の半導体装置。

【請求項 5】 前記高耐圧トランジスタのほかに、積層 電極構造のメモリトランジスタを多数有し、

対記第1の電極が、前記メモリトランジスタのフローティングゲート電極と同じ階層の導電膜で構成され、前記第2の電極が、前記メモリトランジスタのコントロールゲート電極と同じ階層の導電膜で構成されている諸求項 1に記載の半導体装置。

### [発明の詳細な説明]

[0001]

【発明の属する技術分野】本発明は、例えば不揮発性メモリ等、高耐圧トランジスタを含む半導体装置に関する。

[0002]

「従来の技術】たとえば不揮発性半導体メモリや高耐圧 仕様のマイクロブロセッサ等、高電圧を扱う半導体装置 において、高電圧をオペレーションするためのトランジ スタは、比較的に低い電圧で駆動する通常のトランジス タと構造が若干異なっている。 【0003】図8には、この高耐圧トランジスタの一例を、通常のトランジスタと比較して示す。同図(a)は、通常のトランジスタ例として、LDD(Lightly Doped Orain) 構造のNチャネルMOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor) の概略断面図である。また、同図(b)は、高耐圧NチャネルMOSFETの概略断面図である。 88において、符号ウェリコンウェーハ等の半導体基板、101はたいで、符号ウェル、102はフィールド酸、103はゲート砂を上級、103はゲート・電極、105a,105bは「106はサイドウオール、107a,107bはそれぞれはサイドウオール、107a,107bはそれぞれで、不純物が比較的に高速度に導入されたソース領域、ドレイン領域である。

【0005】図9(a)~(d)は、上記構成の高耐圧MOSFETの製造過程の一部を抜き出して示す概略断面図である。図9(a)より前の工程については、特に図示しないが、まずPウェル101が形成された半導体を板(p型の半導体基板でも可)を用意し、常法に総縁でてフィールド酸化限 102を形成した後、ゲート電機104となる限を成解し加工する。での後、加工後のゲート電機104とフィールド酸性になるに対して、LDD領域102をマスクとしたイオン注入によって、LDD領域105a、105bを自己整合的に形成する。図9(a)は、このイオン注入後の状態を示す。

【0006】 次いで、例えば酸化シリコン脚または室化シリコン脚等の脚106aを全面に成脚し(図9(b)、この形成脚全面に対しRIE(Reactive Ion Etching)等の異方性エッチングを施し、形成脚をエッチパック(etch back) する。これにより、ゲート電極104の側壁にサイドウォール106が形成される(図9(c))

【0007】図8(a)に示した通常のMOSFETでは、その後、サイドウォール105およびフィールド酸化限102をマスクとしたイオン注入によってソース領域107aとドレイン領域107aを自己整合的に形成

[8000]

4.5

【0009】このとき、当該联材106aとシリコン基版(厳密には、LDD領域105a, 105b)との選択比が余り大きくない場合も少なくない。たとえば、酸化シリコンとの選択比はによって表出するしたシリコンとのの場合、オーバエッチングに当まってまま出するしの日領域105a, 105bの表面が削れることは免削れた表面全体に、その後に高温度な不純物領域107a, 107bが形成されることがら、この表面削れが特性上間題となることは少ない。これに対し、同回(電流経出)の高神圧M0SFETでは、図中、符号8でら、ごの高神圧M0SFETでは、図中、符号8でら、ごの高神圧のオフセット領域、ツース~ドレイン間・3bとれなくなるといった問題があった。

【0010】加えて、このオフセット領域 B を含むし口 D 領域 105 b の表出部分は、オーバーエッチング時に プラズマに曝されるため、その後に層間既を形成したと きに層間膜とし口の領域 105 b との界面に界面準 位が 残ってしまい、トランジスタ動作を繰り返すうちに、界面準 位に電子が次第に插接され、この結果、図 1 Oに示すように 1 dsが低下し、ひいては駆動能力が劣化するといった問題もあった。この2番目の問題は、特にトランジスタサイズを縮小化しゲート長やオフセット長Aを短び戻せした場合に頭等になってくることから、今後、高耐圧トランジスタを有する半導体装置の更なる微細化を達めていく上で、今以上に重要な解決課題となるものとテ想される。

【〇〇11】一方、この微細化過程で高速性能を確保するためには、スケーリング則にのっとって不純物領域の深さ方向にも微細化(極速化)を同時に進めなければならならず、このときの不純物領域の低抵抗化技術の一つにSALICIDE(Self-Aligned Silicide)と称され、不純物領域をゲート電極とともに自己整合的にシリサイド化する技術がある。このシリサイドの形成のためには、特定な高融点金属等の膜を全面に成映し、熱処理を施してシリコン或いはポリシリコン(ゲート電極材)と反応させ、その後、未反応な絶縁膜上の金属膜を酸等で除去することが、通常行なわれる。

【0012】SALICIDE技術をそのまま高耐圧トランジスタに適用するとした場合、図8(b)のようにある。のりりが不下の一括形成を行なう。このシリサイドの一括形成を行なう。このシリサイドの105kがによって、105kのでは一大ででは、104上と不純物領域105e,105kの105kのでは、107eのオフセットの脅域を109がオフセットを設けたが出来であると、オフセットを設けたが出来では、107kのオフセットを設けたが出来でに耐圧105kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100kのでは、100k

【0013】以上のような問題点を回避するために、ゲート電極に対する不純物領域の配置構造として、GOLD(Gate Overlaped Drain)構造を採用することも考えられる。図12は、GOLD構造を有するNチャネルMOSトランジスタの一般的な概略断面図である。図12中、符号101はアウェル、103はゲート絶縁膜、104はゲート電極、105a,105bは低濃度な不純物領域を示すことは、図8の場合と同様である。

【0014】G0 L D構造が図8の場合と異なるのは、各不純物領域105a, 105b, 107a, 107bと、ゲート電極104との相対位置関係である。すなわち、G0 L D構造の低速度な不純物領域105a, 105bは、ゲート電極104の下方で所定幅オーバラップ

し、ゲート電極104のエッジ外側には、高速度な不純 物領域 10 7 a, 10 7 bが位置している。GO L D構 造の形成において、低濃度な不純物領域105g,10 5 b をゲート電極 1 D 4 の下方で所定値オーバラップさ せるには、不純物領域105g,105bを形成後に熱 処理して熱拡散させるか、又はゲート電極104の形成 前に対向間隔が狭い不純物領域105a, 105bを予 め形成しておく方法が採られる。このため、図9(c) の工程のように、低温度な不純物領域 105a, 105 bの表面がドライエッチング時のプラズマ中に瞬される ことがない。また、特に図示しないが、ゲート電極10 4の側壁にサイドウォールを形成し、 これを分離絶縁膜 としてシリサイドを形成する場合でも、低濃度な不鈍物 領域105a,105bはゲート電極104に保護さ れ、構造上、この不純物領域105a,1056上がシ リサイド化されることもない。 したがって、 GO LD構 造では、先に指摘した駆動能力および耐圧の低下は回避 される.

【0015】本発明は、このような実情に鑑みてなされ、高耐圧トランジスタの駆動能力および耐圧の低下を防止し、加えて他のトランジスタの特性劣化も防止して信頼性を高めた半導体装置を提供することを目的とする。

### [0017]

【課題を解決するための手段】上述した従来技術の問題点を解決し、上記目的を達成するために、本発明に係わる半導体装置では、半導体基板内の表面側でチャネを成績域を挟んで互いに難聞する2つの不純物領域をネールの類域側から順に、では強力フセットれている高速度な不純物の高いで、前記第1の電極と、前記第1の電極および前記オフセット不純物領域上に中間鈴繰映を介して経層され、第1の電極上に中間鈴繰映を介して経層され、第1の電極上に中間鈴繰映を介して経層され、第1の電極上に

開口する前記中間錯疑期の接続孔を介して当該第1の電極と電気的に接続されている第2の電極と、を有することを特徴とする。このような構成の半導体装置では、オフセット不純物領域が第2の電極によって保護され、高耐圧トランジスタのIdsの初期値低下や動作時劣化が防止される。

【〇〇18】また、本発明の半導体装置では、前記第2の電極に対し、少なくとも前記オフセット不純物領域側の側壁に側壁スペーサが設けられ、当該側壁スペーサを挟んだ第2電極の上面と前記高波度な不純物領域上に、それぞは等個を形成されていることを他の特徴とする。この半導域体装置では、オフセット不純物領域形成成され、この領域上にシリサイドが形成がされないことから、当該高耐圧トランジスタの不純物領域について、その部分的な(高温度な不純物領域のみの)シリサイド化が可能となる。

【0019】さらに、本発明の半導体装置では、前記高 耐圧トランジスタのほかに、枝層電極構造のメモリトリト シジスタのほかに、枝層電極が高いまれる中 ・ディングゲートで極と同じ階からで ・一でなった。 ・一でなった。 ・一でなった。 ・一でなった。 ・一でなった。 ・一でなった。 ・一のジスタのカーールゲートででは、 ・一のジスタのから、 ・一のジスタのがは、 ・一のジスタの形成において、 ・一のジスタの形成において、 ・一のジスタの形成において、 ・一のジスタの形成において、 ・一のジスタの形成において、 ・一のジスタの形成において、 ・でエーンジスタの形成において、 ・一のジスタのがよりに、 ・一のシスタのがよりに、 ・一のシスタのがよりに、 ・一のシスタのがよりに、 ・一のシスタのがよりに、 ・一のシスタのがよりに、 ・一のシスタのがよりに、 ・一のいた。 ・一のいた。

#### [0020]

【発明の実施の形態】以下、本発明に係わる半導体装置 およびその製造方法を、図面を参照しながら詳細に説明 する。

#### 【0021】第1実施形態

図1 (a) は、本実施形態に係わる半導体装置において、その高耐圧トランジスタのチャネル長方向に沿った ている前面図であり、図(b) はチャネル幅方向に沿った 概略断面図である。図中、符号1は高耐圧トランジスタ、2はシリコンウェーハ等の半導体基板、3はアウェル、3aはチャネル形成領域、4はフィールド酸化膜、5はゲート絶縁膜、6a,6bはn型不純物が比較的に低速度に導入された氏温度類域、7a,7bはそれぞれ n型不純物が比較的に高速度に導入されたソース領域、ドレイン領域である。

【0022】本実施形態の高耐圧トランジスタ1では、 チャネル形成領域3a上に、ゲート絶縁限5を介して第 1の電極8が形成されている。第1の電極8は、図1

(b) のチャネル幅方向でみると、チャネル形成領域3 8を挟んで位置する2つのフィールド酸化膜 4、 4上に それぞれ乗り上げたかたちで延在している。第1の電極 8は、不純物が導入されて導電化された第1ポリシリコ ン膜で構成されている。第1の電極8上に中間絶縁膜9 が成映され、この中間絶縁映9上に、第2の電極10が 形成されている。第2の電極10は、図1(a)のチャ ネル長方向でみると、第1の電極8上を覆い、低濃度額 垣5g,5bのゲート絶縁膜5に直接的に接する各部分 (以下、この各部分をオフセット領域と称する) 上に延 在している。また、図1 (b) のチャネル幅方向でみる と、第2の電極10は、一方側で第1の電極8上を覆 い、他方側でフィールド酸化膜 4上に乗り上げた第1の 電極 8 部分の途中まで延在している。第2の電極10 は、不鈍物が導入されて導電化された第2ポリシリコン 膜で構成されている。

【0023】第2の電極10上に、平坦化された層間絶縁層11が形成されている。層間絶縁層11には、図1(b)に示すように、第2の電極10の他編部を含む範囲で開口するコンタクト孔11aが形成されている。この層間絶縁層11のコンタクト孔11aの内底部に位よりす問節絶縁限9のコンタクト孔9aが形成されている。この直が絶縁と第3のコンタクト孔11aの9a内に充填りの互いに連通するコンタクト孔11aの9a内に充填されたがたちで、局部配線層12が形成されている。局部に設置12を介して、第1の電極8と第2の電極10とが電気的に接続されている。

【0024】このような構造の高耐圧トランジスタ1では、低温度領域5 a , 5 b が第 1 の電極8 に対しして全部では、低温度領域5 a , 5 b が第 1 の電極8 に対して全域7 b が第 2 の電極10 に対して自己整合的に形成され、またソース積極7 a 及びドレイン領域である。これにより、ソース及びドレイン領域が配所がの側にある。このオフセット領域域を形が多いが、この場合、ドレイン側があるよりイッチにより、ドレインとソースが入れる方に、からに、ドレインとソースが入れるの実施が印が、ドレインとソースが入れるの実施が呼いるトランジスタ等において、こので、第 2 の電影に、ソースおよびドレイン双方について、第 2 の電影して、保護されたオフセット領域を設けることが望ましい。

【0025】 このようなオフセット構造のトランジスタ1では、高電圧が印加されるドレイン領域フ6(第20以一ス領域76)について、第1の電極8および第2の電極10との間で電界集中が緩和され、この結果、耐圧(ソースードレイン間耐圧、ゲート~ドレイン間耐圧)が高めてある。この低温度領域166、66の前記オかット領域が、第2の電極10の形成時にドライエッチング等によってダメージが導入されることがない。また、第1の電極8とチャネル形成領域36との間にはゲート

語縁膜 5が介在するのに対し、第2の電極10とオフセット領域との間には、ゲート語縁膜5に加えて中間語縁膜9が介在している。動作時に、このオフセット領域に対しては、チャネル形成領域30に対するよりも弱いが確実にゲート領域の支配能力が必ぶこととなる。このため、オフセット領域の支配側に電荷のトラップ生位によって電子がピンニングされることがなく、ソース~ドレイン間電流1dsの低下が防止されるといった効果もある。

【〇〇25】なお、この図1(a)では、ソース積極7 a およびドレイン領域7 b は、それぞれの低温度積域6 a , 5 b より注く形成されている。これは空乏層が延びることを抑えた方が高耐圧化に有利なためであるが、これに限らず、一般のLDD構造と同様に高温度なソース積極7 a およびドレイン領域7 b を、それぞれ低温度領域5 a , 5 b より深く形成してもよい。一方、図 1

(b) において、局部配線層12は、第1の電極8と第2の電極を電気的に接続するとともに、ゲート電極の引出し配線層としても機能させたものである。本発明では、第1の電極8と第2の電極10とは、少なくとも電間絶縁膜9に形成されたコンタクト孔9aを介して電気は図1(b)に限定されない。たとえば、コンタクト電域図1(b)に限定されない。たとえば、コンタクト電域図1(b)に限定されない。たとえば、コンタクト電域図1(b)に限定されない。たとえば、コンタクト電極の引出は図1(b)に限定されない。たとえば、コンタクト電極の引出は図1(b)に限定されない。たとえば、コンタクト電極の引出し配線層は別に設けるが、又は第2の電極10自身を引出し配線層として用いることもできる。

【ロロ27】つぎに、以上のように構成された高耐圧トランジスタ1の製造方法について、図面を参照しながら説明する。ここで、図2および図3は、図1に示す高の・図2は、ますシジスタ1の奇製造過程を示す機略断面図で基本を板を用産し、その表面に例えばイオンキンススを用から、図2はイオンキンを表示でした。では物を基入すること等によってPウェル3を形成したの例えばし〇COS(Local Oxidation of Silicon)法を用いてファールド酸化関4を選択的に形成する。フォールド酸化関4を選択的に形成する。フォールド酸化関し、これらをドライエッチの酸化取り、大き、この順には関し、これらをドライエッチングにより、大きの順には関し、これらをドライエッチングにより、大き間分離が達成される。

【〇〇28】つぎに、必要に応じてチャネルストッパ形成用のイオン注入を行い、そのアニール後に、上記酸化组止膜を除去し、この上に熱酸化法等を用いてゲート絶縁膜5を成膜する。これにより、図2(a)に示すように、フィールド酸化膜4によって囲まれた活性領域上が、ゲート絶縁膜5で被膜される。

【〇〇29】図2(b)では、例えば CV D(Chemical Vapor Deposition)法を用いて、全面に第1ポリシリコン映 B a を堆積した後、この第1ポリシリコン映 B a に P(リン)等をドープして築電化する。英電化後の第1 ポリシリコン映8 a 上に、所定形状のレジストパターン 1 3 を、通常のフォトリソグラフィ技術を用いて形成す る。

【0031】図2(d)では、レジストパターン13を除去後、例えばボトム 酸化シリコン膜、変化シリコン膜 およびトップ酸化シリコン膜を連続的に全面に成膜し、中間絶縁膜9上の全面に、例えばCVD法を用いて、第2ポリシリコン膜10aを堆積する。

【0032】図3(e)では、築電化後の第2ポリシリコン膜10a上に、所定形状のレジストパターン14を、通常のフォトリソグラフィ技術を用いて形成する。レジストパターン14をエッチングマスクとし異方性で、第2の電極10が成される。この異対しまり、第2の電極10が成される。この異対しまり、第2の電極10が成される。この第一でもより、第2の電極10が成される。この第一でもよりが時に、第2の電極10下方の低濃度が強力をようとがない。

【0033】図3(f)では、レジストバターン14を除去後、イオン注入法により低速度積極5e,5b表面に、それぞれソース積極7e,ドレイン積極7bをを注入した後、こする・具体的には、例えばPイオン等を注入した後、これが出来が重要がある。これでは、例えばPのの無処理を行う。これにより、低温度積極5e,5b表面の前記オフセットにより、それぞれソース積極7e,ドレインはされぞれソース積極7e,ドレインはされる・1のに対して自己と合めに形成される・2のイオン注入時では、オフセット積極が多さの極極1で保護され、イオン注入時のダメージが当該オフセット積極に導入されることがない。

【0034】図3(ε)では、全面に例えば50Gからなる層間絶縁層11を成映し、リフロー等で平坦化する。この工程では、層間絶縁層11として酸化シリコン映等の他の絶縁限を用いることができる。その場合、可能発展上にシストととは関いるのレジストとともに増増絶縁層11の凸状段差をエッチバックすることにより平坦化する方法が採用できる。また、化学的機械研磨によって平坦化してもよい。

【0035】図3(h)では、層間絶縁層11及び下層側の中間絶縁膜9に対し、コンタクト孔11a,9aの同時形成する。具体的には、まず。図示せめ所定形状延むる。具体的には、まず。図示せめ所定形状延右るが記りった。前記フィールド酸化膜4上方に延ばする。このレジストパターンを振り上がある程度10と選択比がある程度とれるより、図3(h)に示すように、第2の電極10の他方にのと第10。

け等を経て、当該半導体装置を完成させる。 【0037】以上説明してきたように、本発明の半導体装置は、低速度傾域になっ、5bのオフワ第2の電積を立めが、では、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aでは、10aで

【0038】第2実施形態

本実施形態は、片側オフセット構造についてのものである。図4は、この第2実施形態に係わる高耐圧トランジスタを示す概時断面図である。なお、図4に示す本実施形態の高耐圧トランジスタ1は、基本的な構成要素は、 対記した図1の第1実施形態の場合と同様で、各構成要素は同一符号を付し、その説明を省略する。

【0039】本実施形態では、前記第1実施形態と異なり、前記第1の電極8に対し、前記第2の電極10をみ電圧印加側(このNチャネルの場合、ドレイン側)のオーバーラップさせている。また、第1の電極8に対2自己整合的に形成される低温度積短6a,6bと、第9の電極に対し自己整合的に形成されるソース積極7e,ドレイン積極7bとが、非対称に形成されている。このため、ドレイン側にのみオフセット積極が形成されている。なお、第1の電極8と第2の電極との接続構造は、

第1実施形態の場合と同様である。

0

【0040】この片側オフセット構造の電極形成は、図5(第1実施形態の図3(e)に対応)に示すように、第1の電極8上からドレイン側にかけてレジストパターン14をエッチン14をエッチングマスクとした異方性エッチングすることによって容易に達成される。

【〇〇41】本実施形態の高耐圧トランジスタ1も、第 1実施形態と同様な効果を奏し、ソース〜ドレイン間電流(dsの初期値低下、動作中の駆動能力低下を効果的に 防止することができる。

【0042】第3実施形態

本実施形態は、第1実施形態の高耐圧トランジスタにサリサイド技術を適用して低抵抗化した場合である。本外明では、第2実施形態の片側オフセット構造の高耐圧トランジスタについてサリサイドを形成することもできるが、繰り返しを避けるため、ここでは第1実施形態の高耐圧トランジスタの場合について説明する。図6は、低時下の第3実施形態に係わる高耐圧トランジスタを示す破場の第3実施形態に係わる高耐圧トランジスタを示する場所をある。なお、図6に示す本実施形態の高耐圧トランジスタも、ゲート電極のオーバーラップ及び不純物領域のオフセット構造そのものは第1実施形態と同様であり、重複する各構成要素は同一符号を付し、その説明を省時する。

【0043】本実施形態の高耐圧トランジスタ1では、第2の電極10の両側壁にサイドウォール15がそれでれたでもれる。このサイドウォール15に対し、ソース技術18点では、15に対し、アースがです。及びドレイン領域76が高い場合(図1)と使いる。したがって、第1ま一般形態の場合(図1)と比較150の個だけ第2の電極1)として、ス領域が15とレイン領域76以下を持たが15とのも上には、それでものは、それでものとは、それでもには、それでもには、それでもには、それでものはなる。

のみに金属層を選択的に形成し熱処理でシリサイド化す る方法などにより、この導電層16が形成される。 【0045】なお、図5の高耐圧トランジスタ1におけ るサイドウォール15は、 導電層16形成時の這い上が りによっる電極間ショートを防止することを目的とす る。 したがって、 築電暦16の這い上がりが殆どない場 合、あ るいはゲート絶縁膜 5 と中間絶縁膜 9が十分に厚 く分離層として機能する場合にあっては、サイドウォー ル15を省略してもよい。また、先の第1実施形態の説 明では、第2の電極10をポリシリコン膜から構成させ るとしたが、第2の電極10が他の材料、例えばアルミ ニュウム (AI)等の場合では、この第2の電極10上 には抵抗抗化のための導電層15は形成されず、単に不 純物領域7 a. 7 bがシリサイド化されるのみとなる。 【0045】本実施形態では、不純物領域でa, シリサイド、またはサリサイド技術をそのまま導入した 場合でも、低温度領域 6 a , 6 b のオフセット領域には シリサイド等の等電層15が形成されない。 このため、 従来懸念されていたような、オフセット領域で電界緩和 を行うことが出来ずに耐圧が低下してしまうとことは起 こらない。

【〇〇47】第4実施形態

本実施形態は、上記した高耐圧トランジスタを不揮発性メモリの周辺回路に用いた場合である。なお、第1実施形態の高耐圧トランジスタの場合も同様であることから、建り返しを避けるため、ここでは第2実施形態の高耐圧トランジスタの場合について説明する。図7には、この不揮発性メモリの実部を示す振時断面図である。なお、この図では、簡時化のため、サイドウォール及び電極配線等は省略してある。この不揮発性メモリは、メモリトランジスタを行列状に多数配列させたメモリアレイと、周辺回路とから構成されている。周辺回路は、第2実施形態で説明した高耐圧トランジスタ1を備えている。

【0048】本実施形態では、メモリアレイを構成するメモリトランジスタ17について、そのゲート絶縁限5年上の様層ゲート・電極構造が、下層側からフローティゾケトゲート18と、中間絶縁限19と、コントロールゲート20とから構成されている。このフローティングゲート18は、周辺回路の高耐圧トランジスタ1における第1の電極8と同じ階層の膜である前記第1ポリシリコン度80電極10と同じ階層の膜である前記第2元により20世紀である前記第2元によりに第2の電極10と同じ階層の膜である前記第2元により20世紀の中間絶縁限9と同じ階層の膜で構成されている。

【0049】本実施形態の半導体装置によれば、周辺回路側とメモリアレイ側とが共に2層電極構造を有し、しかも各層が同じ階層の限から構成されていることから、周辺回路の高耐圧トランジスタ1とメモリトランジスタ

17とを一括形成でき、ウェーハブロセスの整合性が極 めて高い。この結果、当該不揮発性メモリは、製造が客 易で、高耐圧トランジスタ1を有することによるフォト マスク数の増加もなく、コストパフォーマンスが高いと いった利点を有する。

[0050]

【発明の効果】以上説明してきたように、本発明に係わ る半導体装置によれば、高耐圧トランジスタのオフセット不純物積域の表面削れによるソース~ドレイン間電流 の初期値低下、及び当該領域表面の電荷トラップによる ソース〜ドレイン間電流のトランジスタ動作中の劣化を 有効に防止することができる。また、シリサイド等の姿 電層を、耐圧を低下させることなく不鈍物領域上に形成 する ことができる。すなわち、シリサイド又はサリサイ ドプロセスとの適合性が高い高耐圧トランジスタを実現 できる。さらに、高耐圧トランジスタ以外に、フローテ イングゲート を有する秩層電極構造のトランジスタ等と のウェーハブロセスの整合性が高い。

【OO51】以上より、本発明によって、高耐圧トラン ジスタの駆動能力低下を防止し、高速化のため不純物領 頃の低抵抗化が図り易く、加えて袪層電極構造のトラン ジスタと高耐圧トランジスタとを一括形成することによ って製造が容易化され低コストな半導体装置を提供する

ことが可能となる。

【図面の簡単な説明】

【図 1】 本発明の第1実施形態に係わる半導体装置の要 部(高耐圧トランジスタ部分)を示す概略断面図であ

【図2】図1の高耐圧トランジスタの製造過程において、第2の電極の成膜までを示す概略断面図である。 [図3] 図2に抗き、層間絶縁層のコンタクト孔形成ま で示す概略断面図である。

【図 4】 本発明の第2実施形態に係わる片側オフセット 構造の高耐圧トランジスタを示す概略断面図である。

[図 5] 図4の高耐圧トランジスタの製造過程のうち、 図3(e)に対応する過程を示す概略断面図である。 【図 5】本発明の第 3実施形態に係わりサリサイド化さ れた高耐圧トランジスタを示す概略断面図である。

【図 7】 本発明の第4実施形態に係わる半導体装置(不 揮発性メモリ)の要部を示す概略断面図である。

【図8】従来の半導体装置について、高耐圧トランジス タ(図8(b))の一例を、通常のトランジスタ(図8 (a)) と比較して示す概略断面図である。

【図9】図9 (a) ~ (d) は、図8 (b) の高耐圧ト ランジスタの製造過程の一部を抜き出して示す機略断面 図である.

【図 1 O】図8(b)の高耐圧トランジスタの動作中に おけるソース〜ドレイン間電流の劣化を示すグラフであ

【図 1 1】図8(b)の高耐圧トランジスタをサリサイ ド化 した場合の概略断面図である。

【図 1 2】従来のGOLD構造を有する半導体装置の概 時断面図である。

[符号の説明]

1…高耐圧トランジスタ、2…半導体基板、3…Pウェ ル、3a…チャネル形成領域、4…フィールド酸化膜、 5…ゲート絶縁膜、 5 a , 5 b … 低温度領域(低温度なオフセット不純物領域)、 7 a …ソース領域(高温度な不純物領域)、 7 b …ドレイン領域(高温度な不純物領 頃)、8…第1の電極、8 a…第1ポリシリコン膜 (第 1の電極と同じ階層の導電膜)、9…中間絶縁膜、9a … コンタクト孔(接続孔)、 1 0…第2の電極、 1 0 a …第2ポリシリコン映(第2の電極と同じ階層の導電 映)、11…層間絶縁層、11a…コンタクト孔、12 …局部配線層、13,14…レジストパターン、15… サイドウォール、15…シリサイド等の達電層、17… メモリトランジスタ、18…フーティングゲート、1 9…中間絶縁棋、20…コントロールゲート。

